PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02124609 A

(43) Date of publication of application: 11.05.90

(51) Int. CI

H03F 3/343 H03F 3/345

H03F 3/45

(21) Application number: 63278839

(22) Date of filing: 02.11.88

(71) Applicant:

NEC CORP

(72) Inventor:

KURATA KATSUMASA

(54) CURRENT MIRROR CIRCUIT


(57) Abstract:

PURPOSE: To obtain a stable current mirror characteristic of the title circuit operated at a low voltage with high accuracy by providing a control circuit comprising plural field effect transistors(TRs) and a constant current source or the like to make the potential of a current input terminal and a current output terminal.

CONSTITUTION: A constant current source 6 produces an input current $l_{\rm in}$ of a current mirror circuit. Moreover, a field effect TR (PMOS) 10, TRs 11-13, a constant current source 6 and a constant current source 7 giving an output in tracking with them constitute a differential amplifier circuit receiving a level of a current input terminal 1 and a current output terminal 3 as inputs. Then the drains of the TRs 12, 13 being the output are connected to gates of PMOS TRs 8, 9 and the drain of the TR 9 is connected to the current output terminal 3. Thus, even if the input current and the output load are largely fluctuated, the current mirror characteristic of the current mirror circuit operated at

a low voltage with high accuracy is attained.

COPYRIGHT: (C)1990,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平2-124609

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)5月11日

H 03 F 3/343 3/345

3/343 3/345 3/45 A 6751-5 J Z 6751-5 J A 7741-5 J

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

電流ミラー回路

②特 顧 昭63-278839

20出 顧 昭63(1988)11月2日

個発 明 者

田勝正

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明細書

発明の名称

・電流ミラー回路

特許請求の範囲

 共通接続され且つそれぞれのドレインが前記第一のトランジスタのゲートに接続され、一方のが一トは接続され、一方の電流出力電流を発表された第五および第六のトランジスタの共通ソース接続点と第二の電源との間に接続された定電流源と、前記定電流源の出力電流を前記電流入力増子に流れ込む電流値に比例して変化させる手段とを備えることを特徴とする電流をリー回路。

発明の詳細な説明

(産業上の利用分野)

本発明は電流ミラー回路に関し、特に集積回路 に渡した電流ミラー比を得る電流ミラー回路に関 する。

〔従来の技術〕

従来、かかる電流ミラー回路は一対の入出力電 界効果トランジスタと定電流源とで構成した回 路、あるいはトランジスタをカスコード接続した

-1 - .

- 2 -

回路等が用いられている。

第4因はかかる従来の一例を示す電流ミラー回 路図である.

第4因に示すように、この電流ミラー回路は、 ソースが第一の電波4(+V)に接続され、且つ ゲートに接続されたドレインは定電流源6を介し て第二の電源5(~V)に接続されるとともに ゲートに接続されたPチャンネル・エンハンスメ ント型MOSFET8と、ゲートがこのPチャン ネルMOSFET8のゲートに接続され且つソー スは第一の電源4に、ドレインは出力端子3にそ れぞれ接続されたPチャンネル・エンハンスメン ト型MOSFET9とから構成されている。

発生した電流Itaにしたがって、出力電流Iout は I out = A × I inとなる。但し、A = (Wo/ スタ8.9のチャンネル幅; La. L。はトラン ジスタ8、9のチャンネル县である。

しかしながら、実際にはトランジスタ8と9の

- 3 -

かかる電流ミラー回路において、定電流源6で L。)/(Wa/La); Wa, W。はトランジ

ソース・ドレイン間電位Vosが異なる場合に、 チャンネル長変調効果によりトランジスタ8と9 のドレイン電流に誤差が生じてくる。従って、正 確な入出力電流の関係は、

$$I_{out} = A \left(I_{is} + \frac{V_{DS9} - V_{DS8}}{r_{ds}}\right)$$

と表わせる。但し、A=Wg/Wa, La=Lg とする。 rasはトランジスタ8の出力抵抗、Vose, Vose はトランジスタ8、9のソース・ドレイン 電圧である.

そこで、従来より等価的にトランジスタの出力 抵抗を大きくするためにチャンネル長しを大きく したり、あるいはトランジスタのカスコード接続 (例えば、ウィルソン型電流ミラー回路等) によ る回路を使用している。

〔発明が解決しようとする課題〕

上述した従来の電流ミラー回路では、低電圧動 作が可能であり、広い動作電圧が得られる。すな わち、通常MOSトランジスの関値電圧V_では1 V弱であるので、第4図に示す従来例では1.5 V

- 4 -

程度でも十分に動作し、したがって広い動作電圧 が得られる。

しかしながら、従来例は広い動作電圧を得られ るのとは反対に、ミラー特性の精度が十分に得ら れないという欠点がある。

また、トランジスタのカスコード接続による電 波ミラー回路においては、ゲート・ソース 電圧の 縦積み段数倍以上が必要となるので、1.5 V程度 での低電圧動作が不可能になるという欠点があ

本発明の目的は、かかる入力電流や出力負荷が 大きく変動しても、高精度且つ低電圧で動作する 安定した電流ミラー特性を得ることのできる電流 ミラー回路を提供することにある。

〔課題を解決するための手段〕

本発明の電流ミラー回路は、電流入力端子にド レインが接続されソースが第一の電源に接続され た第一の電界効果トランジスタと、前記第一のト ランジスタと同極性で互いのゲートが共通接続さ れ且つドレインが電流出力端子に、ソースが前記 第一の電源に接続された第二の電界効果トランジ スタと、ゲートおよびドレインが前記第一のトラ ンジスタのゲートに共通接続され且つソースが前 記第一の電源に接続された同極性の第三の電界効 果トランジスタと、前記第一のトランジスタと逆 極性でゲートが前記第一のトランジスタのドレイ ンに接続され且つドレインが前記第一の電源に接 続された第四の電界効果トランジスタと、前記第 四のトランジスタと同極性で共にソースが前記第 四のトランジスタのソースに共通接続され且つ それぞれのドレインが前記第一のトランジスタの ゲートに接続され、一方のゲートは所定の電位を 供給され、他方のゲートは電流出力端子に接続さ れた第五および第六のトランジスタと、前記第 四、第五、および第六のトランジスタの共通ソー ス接続点と第二の電源との間に接続された定電液 級と、前記定電流級の出力電流値を前記電流入力 端子に流れ込む電流値に比例して変化させる手段 とを備えて構成される。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第一の実施例を示す電流ミラー回路図である。

第1図に示すように、本実施例は電流入力端子 1 にドレインが接続され且つソースが第一の電源 (+V) 4に接続された第一の電界効果トランジ スタ(PMOS)8と、このPMOSトランジス タ8と同極性で互いのゲートが共通接続され且つ ドレインが電流出力端子3に、ソースが第一の電 源4に接続された第二の電界効果トランジスタ9 と、ゲートおよびドレインがPMOS8のゲート に共通接続され且つソースが第一の電源4に接続 された同極性の第三の電界効果トランジスタ10 と、第一のトランジスタ8とは逆極性でゲートが 第一のトランジスタ8のドレインに接続され且つ ドレインが第一の電源4に接続された第四の電界 効果トランジスタ (NMOS) 11と、第四のト ランジスタ11と同極性で共にソースが第四のト ランジスタ11のソースに共通接続され且つそ

- 7 -

トに接続され、一方のゲートは所定の電位 V R を所定電圧印加端子 2 から供給され、他方のゲートは電流出力端子 3 に接続された第五および 1 3 と、たりが第四、第五および第六のトランジスタ 1 1 ~ 1 3 の共通ソース接続点と第二の電波(~ V 1 3 の出力電流値 I x を電流入力端子 1 に流れる中の出力電流値 I r s に比例してで化させる定電流源 6 等からなる手段とを有している。

れぞれのドレインが第一のトランジスタ8のゲー

かかる電流ミラー回路において、定電流源6は 電流ミラー回路の入力電流IIIIを発生するための ものである。また、PMOSトランジスク11~13と定電流流のとトランジスク11~13と定電流入力と増高入力を増加を で流出力場子3を入力とき動増幅をおより しており、その出力であるトランジスク8 しておのドレインがPMOSトランジスクタングのゲートに接続され、前述したように、トランジのゲートに接続され、前述したように

-8-

スタ9のドレインが電流出力場子3に接続されて いる。

次に、かかる電流ミラー回路の動作を説明する.

ここでは、説明を簡単にするために、電流ミラー回路の入力電流 I inと出力電流 I out の比が 1 の場合を考え、トランジスタ 8 , 9 は同一形状のトランジスタとする。

トランジスタ10と9の(W/L)の比を(We/L。)/(Wio/Lio)=Aとすると、トランジスタ10に流れる電流 I i は I i \approx I out /Aとなる。このとき、電流出力増子3の電位 V out と電流入力増子1の電位 V i o が等しければ、間のトランジスタ8,9に流れている電流 I i o o o には等しいことになる。従って、トランジスタ11と13が同一サイズのトランジスタともと、トランジスタ11と13に流れる電流源での電流 I x を決める。すなわち、I x = 2 I i とする。この状態では、トランジスタ11と13の

ゲート電位、つまりトランジスタ8と9のドレイン電位が等しい状態で安定する。このとき、 I_{10} と I_{10} の関係は、 I_{10} =2× I_{10} /Aとなり、結局のところ、(W_{9} / I_{9})/(W_{10} / I_{10})=A、 I_{10} =2× I_{10} /Aなる関係を満足すれば良いことになる。

次に、上述した電流ミラー回路のダイナミック 動作について説明する。

ここでは、電流入力 I inが一定であると仮定する。電流出力増子3 に接続した負荷が変動し電流出力増子3 の電位が Δ V out. だけ低下した場合、トランジスタ 1 1 を流れる電流 I i が増加する。従って、トランジスタ 8 ととりの電流が減少するので、電流入力増子1 のが一ト電流でするとともにトランジスタ 1 1 のゲート電流 I i を増加したところで定する。すなわち、電流出力増子3 の電位 V out.に

- 9 -

電流入力増子1の電位Vi゚が追従するように動作 する。実際には、差動ペアトラジスタ11、13 のミスマッチによるオフセット電圧とトランジス タ10、9のチャンネル長変調効果の違いによる 製差が Viaと Vout の電位の差として現われる が、2番目の項目を小さくすることはトランジス タ11、13のトランスコンダクタンスを大きく することで可能であり、せいぜい数十mVオーダ ーの差である。従って、Vii≒Vout であり、高 精度の電流ミラー回路が得られる。尚、トランジ スタ12は、トランジスタ13がOFFする程度 までに電流出力増子3の電位V。。、が低下したと きに、Via、VoucがOVで安定するのを防ぐた めのトランジスタであり、このトランジスタ12 が導通し電流Ixを流せるだけの電位V。がゲー トに印加されている。従って、電流出力増子3の 電位 Vout が V n より低い場合、トランジスタ 11と12が差導対として動作し、結局 Vょっち Vaとなるように動作する。

第2図は本発明の第二の実施例を示す電流ミ

-11-

ъ.

第3図は本発明の第三の実施例を示す電流ミラー回路図である。

要するに、本実施例と前述した第二の実施例と 異なる点は、Ix = (2/A) × Iioなる関係を 実現している手段であり、トランジスタ19、 20およびトランジスタ14がその機能を担って ラー回路図である.

第2因に示すように、本実施例におけるトラン ジスタ8~13までの基本構成は第1因で説明し た第一の実施例と同様であり、異なる点はソース とゲートが接続されたNチャンポル型デブリーシ ョンMOSトランジスタ16とドレインおよびゲ ートが接続されたNMOSトランジスタ17とが 第一の電源4および第二の電源5間に直列接続さ れ、その接続点とトランジスタ12のゲートが接 続されるとともに、定電流源6と7の代わりにゲ ートが共に入力増子V」に接続されたNMOSト ランジスタ15および14が接続されている構成 にある。本実施例では、前述の Ix=(2/A) I iaなる関係をトランジスタ15および14の ディメンジョン比を (Wis/Lis)/(Wia/ L 14) = (A/2)として実現している。さら に、トランジスタ12のゲートに与える電位Vェ を実現するために、デアリーショントランジスタ 16の飽和電流 13によって生じるトランジスタ 17のゲート・ソース電圧Vasによって与えてい

-12-

いる。すなわち、これらトランジスタの入出力な 流の関係は、

 $I_{\times}/I_{1a} = ((W_{19}/L_{19})/(W_{8}/L_{5}))$ × $\{(W_{14}/L_{14})/(W_{20}/L_{20})\}$

結局、2 / A = { (W19/L19) / (W8 / L8) } × { (W14/L14) / (W20/L20) } となれば良い。また、定電液源18はトランジスタ19、20、14、10からなる帰還ループ回路に於いて、スタートアップを確実に行なわせる手段であり、トランジスタ19に流れる電液の1/100以下の微小電流で良く、さらにこの回路は抵抗で置き替えることもできる。

(発明の効果)

以上説明したように、本発明の電流ミラー回路は電流入力場子と電流出力場子の電位を等して定まれる。複数の電界効果トランジスタおよび定電流等よりなる制御回路を設けることにより、、集積回路で、大きに渡した高精度且つ低電圧で動作する安定した電流ミラー特性を得ることが出来るという効果があ

-13-

δ.

図面の簡単な説明

第1 図は本発明の第一の実施例を示す電流ミラー回路図、第2図および第3図はそれぞれ本発明の第二および第三の実施例を示す電流ミラー回路図、第4図は従来の一例を示す電流ミラー回路図である。

1 … 電流入力場子、2 … 所定電圧印加端子、3 … 電流出力場子、4 … 第一の電源場子(高位側)、5 … 第二の電源場子(低位側)、6 , 7 , 1 8 … 定電流源、8 ~ 1 0 , 1 9 … P チャンネル・エンハンスメント型・MOSFET、1 1 ~ 1 5 , 1 7 , 2 0 … N チャンネル・エンハンスメント型・MOSFET、1 6 … N チャンネル・デプリーション型・MOSFET。

代理人 弁理士 内原 習

-15-

